IBM Z × Arm — Das Dual-ISA-Prozessorlabor

01 / ARCHITEKTUR ERKUNDEN

Ein Kernprinzip. Elfmal.

Wähle einen Kern, um seine Fähigkeiten zu erkunden.

IBM Z × ARMCONCEPT / 2026

ILLUSTRATIVE ANORDNUNGNEBU / LAB

Konzeptionelle Architekturdarstellung — kein offizielles IBM-Chiplayout.

02 / BEFEHLSLABOR

Andere Befehle. Gleiches Ergebnis.

Drücke Einzelschritt, um den ersten Befehl auf beiden Architekturen auszuführen.

· Anderen Kern wählen

IBM Z

DATENSPEICHER · BYTEADRESSE 0x80

Listing-PC: ·

Arm AArch64

DATENSPEICHER · BYTEADRESSE 0x80

Listing-PC: ·

Was wird genau ausgeführt?

IBM Z: LGHI, AGR, CGR, BRC, STG, LG. Arm A64: MOVZ, ADD (Register), CMP (Register), B.EQ, STR und LDR (64 Bit, Basisregister). Nur die Formen dieser Listings werden unterstützt. 64-Bit-Überlauf, IBM-Bedingungscodes und Arm-CMP-Flags sind modelliert. IBM-Z-Daten sind Big Endian; das Arm-Beispiel nutzt Little Endian. Arm X4 beginnt mit Byteadresse 128.

Der PC ist ein bei null beginnender Quelllisting-Index, keine Byteadresse. Labels verweisen auf Listing-Indizes. Das Listing-Ende stoppt die Lehrumgebung; es gibt keinen erfundenen HALT-Befehl. Betriebssystem, Privilegien, Exceptions, virtueller Speicher und taktgenaue Pipeline sind nicht modelliert.

Live-Ausführungsspur

03 / EIN PROZESSOR, ZWEI WELTEN

Kurze Wege zwischen Anwendungen.

Reiche eine synthetische Transaktion ein, um ihren Ablauf zu verfolgen.

Validieren · Z-Anwendung
Anfrage · Service-Schnittstelle
Risikoregel · Arm-Service
Antwort · Service-Schnittstelle
Abschluss · Z-Anwendung

REQUEST

RESPONSE

Deterministische Regel, kein trainiertes KI-Modell: Score = min(100, floor(Betrag / 1000) × 10 + (regionsübergreifend ? 25 : 0)). Score ≥ 50 → prüfen. Der angekündigte KI-Block ist Architekturkontext; diese Regel läuft in JavaScript. Die Platzierung ändert die konzeptionelle Transportgrenze, nicht das Ergebnis oder eine gemessene Laufzeit.

04 / DER ARCHITEKTURUNTERSCHIED

Wo steckt der Befehlssatz?

Wähle eine Architektur und entdecke, wie ihre Befehlssätze unterstützt werden.

Konzeptioneller Vergleich. Kein Benchmark und keine Aussage über eine veröffentlichte interne Pipeline.

Konzeptionelles Lehrmodell zur IBM-Ankündigung von 2026 — kein echter Dual-ISA-Emulator und kein bereits veröffentlichter Mainframe.

DIE TECHNIK DAHINTER

Eine Ankündigung, die sich zu verstehen lohnt.

Was IBM angekündigt hat, was eine ISA der Software verspricht und was noch offen ist.

IBM Z trifft Arm — zum vollständigen Artikel ↗

Forschungsquellen & Modellgrenzen

Bestätigte Ankündigung: elf Kerne, 2 nm, mehr als 5,7 GHz, native Unterstützung beider ISAs je Kern, KI-Inferenzbeschleunigung, I/O-DPU und große Cache-Architektur. Zukünftiges Design; hier ist kein Verkaufsstart belegt.

Chiplayout, Zuteilungszeitleiste und Service-Ablauf sind eigene Lehrmodelle. Dies ist kein vollständiger IBM-Z- oder Arm-Emulator, keine z/OS-Instanz und kein Benchmark. Telum II gehört zur bestehenden z17-Generation; das 2026 angekündigte Design ist davon getrennt.

Unabhängiges Projekt von Dennis Hilk. IBM, IBM Z, LinuxONE und Arm sind Marken ihrer jeweiligen Inhaber. Keine offizielle Unterstützung durch IBM oder Arm.

Ein Kern.
Zwei Architekturen.